Skip to content

Commit 9e37e5c

Browse files
Aagam JainAagam Jain
Aagam Jain
authored and
Aagam Jain
committed
Upload
0 parents  commit 9e37e5c

16 files changed

+3052
-0
lines changed

‎.DS_Store

6 KB
Binary file not shown.

‎.gitignore

Lines changed: 1 addition & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -0,0 +1 @@
1+
Computer1/*

‎11BitRegister.circ

Lines changed: 136 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -0,0 +1,136 @@
1+
<?xml version="1.0" encoding="UTF-8" standalone="no"?>
2+
<project source="2.7.1" version="1.0">
3+
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
4+
5+
<lib desc="#Wiring" name="0">
6+
<tool name="Splitter">
7+
<a name="facing" val="north"/>
8+
<a name="fanout" val="7"/>
9+
<a name="incoming" val="7"/>
10+
<a name="appear" val="center"/>
11+
</tool>
12+
</lib>
13+
<lib desc="#Gates" name="1"/>
14+
<lib desc="#Plexers" name="2"/>
15+
<lib desc="#Arithmetic" name="3"/>
16+
<lib desc="#Memory" name="4"/>
17+
<lib desc="#I/O" name="5"/>
18+
<lib desc="#Base" name="6">
19+
<tool name="Text Tool">
20+
<a name="text" val=""/>
21+
<a name="font" val="SansSerif plain 12"/>
22+
<a name="halign" val="center"/>
23+
<a name="valign" val="base"/>
24+
</tool>
25+
</lib>
26+
<main name="main"/>
27+
<options>
28+
<a name="gateUndefined" val="ignore"/>
29+
<a name="simlimit" val="1000"/>
30+
<a name="simrand" val="0"/>
31+
</options>
32+
<mappings>
33+
<tool lib="6" map="Button2" name="Menu Tool"/>
34+
<tool lib="6" map="Button3" name="Menu Tool"/>
35+
<tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
36+
</mappings>
37+
<toolbar>
38+
<tool lib="6" name="Poke Tool"/>
39+
<tool lib="6" name="Edit Tool"/>
40+
<tool lib="6" name="Text Tool">
41+
<a name="text" val=""/>
42+
<a name="font" val="SansSerif plain 12"/>
43+
<a name="halign" val="center"/>
44+
<a name="valign" val="base"/>
45+
</tool>
46+
<sep/>
47+
<tool lib="0" name="Pin">
48+
<a name="tristate" val="false"/>
49+
</tool>
50+
<tool lib="0" name="Pin">
51+
<a name="facing" val="west"/>
52+
<a name="output" val="true"/>
53+
<a name="labelloc" val="east"/>
54+
</tool>
55+
<tool lib="1" name="NOT Gate"/>
56+
<tool lib="1" name="AND Gate"/>
57+
<tool lib="1" name="OR Gate"/>
58+
</toolbar>
59+
<circuit name="main">
60+
<a name="circuit" val="main"/>
61+
<a name="clabel" val=""/>
62+
<a name="clabelup" val="east"/>
63+
<a name="clabelfont" val="SansSerif plain 12"/>
64+
<wire from="(550,150)" to="(570,150)"/>
65+
<wire from="(240,170)" to="(240,240)"/>
66+
<wire from="(170,140)" to="(230,140)"/>
67+
<wire from="(260,150)" to="(440,150)"/>
68+
<wire from="(240,240)" to="(390,240)"/>
69+
<wire from="(420,160)" to="(440,160)"/>
70+
<wire from="(390,240)" to="(410,240)"/>
71+
<wire from="(450,170)" to="(450,180)"/>
72+
<wire from="(420,160)" to="(420,170)"/>
73+
<wire from="(160,250)" to="(160,360)"/>
74+
<wire from="(150,230)" to="(170,230)"/>
75+
<wire from="(410,200)" to="(410,240)"/>
76+
<wire from="(390,240)" to="(390,260)"/>
77+
<wire from="(220,160)" to="(220,240)"/>
78+
<wire from="(160,250)" to="(170,250)"/>
79+
<wire from="(220,160)" to="(230,160)"/>
80+
<wire from="(210,240)" to="(220,240)"/>
81+
<wire from="(470,150)" to="(550,150)"/>
82+
<wire from="(160,360)" to="(550,360)"/>
83+
<wire from="(550,150)" to="(550,360)"/>
84+
<wire from="(430,200)" to="(430,260)"/>
85+
<wire from="(460,170)" to="(460,260)"/>
86+
<wire from="(450,180)" to="(490,180)"/>
87+
<comp lib="3" loc="(210,240)" name="Adder">
88+
<a name="width" val="11"/>
89+
</comp>
90+
<comp lib="0" loc="(570,150)" name="Pin">
91+
<a name="facing" val="west"/>
92+
<a name="output" val="true"/>
93+
<a name="width" val="11"/>
94+
<a name="tristate" val="false"/>
95+
</comp>
96+
<comp lib="1" loc="(420,170)" name="OR Gate">
97+
<a name="facing" val="north"/>
98+
<a name="size" val="30"/>
99+
<a name="inputs" val="2"/>
100+
</comp>
101+
<comp lib="4" loc="(470,150)" name="Register">
102+
<a name="width" val="11"/>
103+
</comp>
104+
<comp lib="0" loc="(490,180)" name="Pin">
105+
<a name="facing" val="west"/>
106+
<a name="tristate" val="false"/>
107+
<a name="label" val="clk"/>
108+
</comp>
109+
<comp lib="0" loc="(460,260)" name="Pin">
110+
<a name="facing" val="north"/>
111+
<a name="tristate" val="false"/>
112+
<a name="label" val="clr"/>
113+
<a name="labelloc" val="east"/>
114+
</comp>
115+
<comp lib="2" loc="(260,150)" name="Multiplexer">
116+
<a name="width" val="11"/>
117+
</comp>
118+
<comp lib="0" loc="(150,230)" name="Constant">
119+
<a name="width" val="11"/>
120+
</comp>
121+
<comp lib="0" loc="(390,260)" name="Pin">
122+
<a name="facing" val="north"/>
123+
<a name="tristate" val="false"/>
124+
<a name="label" val="Increment"/>
125+
</comp>
126+
<comp lib="0" loc="(430,260)" name="Pin">
127+
<a name="facing" val="north"/>
128+
<a name="tristate" val="false"/>
129+
<a name="label" val="ld"/>
130+
</comp>
131+
<comp lib="0" loc="(170,140)" name="Pin">
132+
<a name="width" val="11"/>
133+
<a name="tristate" val="false"/>
134+
</comp>
135+
</circuit>
136+
</project>

‎16BitRegister.circ

Lines changed: 142 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -0,0 +1,142 @@
1+
<?xml version="1.0" encoding="UTF-8" standalone="no"?>
2+
<project source="2.7.1" version="1.0">
3+
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
4+
5+
<lib desc="#Wiring" name="0">
6+
<tool name="Splitter">
7+
<a name="facing" val="north"/>
8+
<a name="fanout" val="7"/>
9+
<a name="incoming" val="7"/>
10+
<a name="appear" val="center"/>
11+
</tool>
12+
</lib>
13+
<lib desc="#Gates" name="1">
14+
<tool name="OR Gate">
15+
<a name="facing" val="north"/>
16+
<a name="size" val="30"/>
17+
<a name="inputs" val="2"/>
18+
</tool>
19+
</lib>
20+
<lib desc="#Plexers" name="2"/>
21+
<lib desc="#Arithmetic" name="3"/>
22+
<lib desc="#Memory" name="4"/>
23+
<lib desc="#I/O" name="5"/>
24+
<lib desc="#Base" name="6">
25+
<tool name="Text Tool">
26+
<a name="text" val=""/>
27+
<a name="font" val="SansSerif plain 12"/>
28+
<a name="halign" val="center"/>
29+
<a name="valign" val="base"/>
30+
</tool>
31+
</lib>
32+
<main name="main"/>
33+
<options>
34+
<a name="gateUndefined" val="ignore"/>
35+
<a name="simlimit" val="1000"/>
36+
<a name="simrand" val="0"/>
37+
</options>
38+
<mappings>
39+
<tool lib="6" map="Button2" name="Menu Tool"/>
40+
<tool lib="6" map="Button3" name="Menu Tool"/>
41+
<tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
42+
</mappings>
43+
<toolbar>
44+
<tool lib="6" name="Poke Tool"/>
45+
<tool lib="6" name="Edit Tool"/>
46+
<tool lib="6" name="Text Tool">
47+
<a name="text" val=""/>
48+
<a name="font" val="SansSerif plain 12"/>
49+
<a name="halign" val="center"/>
50+
<a name="valign" val="base"/>
51+
</tool>
52+
<sep/>
53+
<tool lib="0" name="Pin">
54+
<a name="tristate" val="false"/>
55+
</tool>
56+
<tool lib="0" name="Pin">
57+
<a name="facing" val="west"/>
58+
<a name="output" val="true"/>
59+
<a name="labelloc" val="east"/>
60+
</tool>
61+
<tool lib="1" name="NOT Gate"/>
62+
<tool lib="1" name="AND Gate"/>
63+
<tool lib="1" name="OR Gate"/>
64+
</toolbar>
65+
<circuit name="main">
66+
<a name="circuit" val="main"/>
67+
<a name="clabel" val=""/>
68+
<a name="clabelup" val="east"/>
69+
<a name="clabelfont" val="SansSerif plain 12"/>
70+
<wire from="(240,170)" to="(240,240)"/>
71+
<wire from="(170,140)" to="(230,140)"/>
72+
<wire from="(260,150)" to="(440,150)"/>
73+
<wire from="(450,170)" to="(450,180)"/>
74+
<wire from="(420,160)" to="(420,170)"/>
75+
<wire from="(390,240)" to="(390,260)"/>
76+
<wire from="(220,160)" to="(220,240)"/>
77+
<wire from="(550,150)" to="(550,360)"/>
78+
<wire from="(460,170)" to="(460,260)"/>
79+
<wire from="(450,180)" to="(490,180)"/>
80+
<wire from="(550,150)" to="(570,150)"/>
81+
<wire from="(240,240)" to="(390,240)"/>
82+
<wire from="(420,160)" to="(440,160)"/>
83+
<wire from="(390,240)" to="(410,240)"/>
84+
<wire from="(160,250)" to="(160,360)"/>
85+
<wire from="(150,230)" to="(170,230)"/>
86+
<wire from="(410,200)" to="(410,240)"/>
87+
<wire from="(160,250)" to="(170,250)"/>
88+
<wire from="(220,160)" to="(230,160)"/>
89+
<wire from="(210,240)" to="(220,240)"/>
90+
<wire from="(470,150)" to="(550,150)"/>
91+
<wire from="(160,360)" to="(550,360)"/>
92+
<wire from="(430,200)" to="(430,260)"/>
93+
<comp lib="0" loc="(460,260)" name="Pin">
94+
<a name="facing" val="north"/>
95+
<a name="tristate" val="false"/>
96+
<a name="label" val="clr"/>
97+
<a name="labelloc" val="east"/>
98+
</comp>
99+
<comp lib="1" loc="(420,170)" name="OR Gate">
100+
<a name="facing" val="north"/>
101+
<a name="size" val="30"/>
102+
<a name="inputs" val="2"/>
103+
</comp>
104+
<comp lib="4" loc="(470,150)" name="Register">
105+
<a name="width" val="16"/>
106+
</comp>
107+
<comp lib="0" loc="(490,180)" name="Pin">
108+
<a name="facing" val="west"/>
109+
<a name="tristate" val="false"/>
110+
<a name="label" val="clk"/>
111+
</comp>
112+
<comp lib="0" loc="(430,260)" name="Pin">
113+
<a name="facing" val="north"/>
114+
<a name="tristate" val="false"/>
115+
<a name="label" val="ld"/>
116+
</comp>
117+
<comp lib="0" loc="(170,140)" name="Pin">
118+
<a name="width" val="16"/>
119+
<a name="tristate" val="false"/>
120+
</comp>
121+
<comp lib="0" loc="(390,260)" name="Pin">
122+
<a name="facing" val="north"/>
123+
<a name="tristate" val="false"/>
124+
<a name="label" val="Increment"/>
125+
</comp>
126+
<comp lib="0" loc="(570,150)" name="Pin">
127+
<a name="facing" val="west"/>
128+
<a name="output" val="true"/>
129+
<a name="width" val="16"/>
130+
<a name="tristate" val="false"/>
131+
</comp>
132+
<comp lib="0" loc="(150,230)" name="Constant">
133+
<a name="width" val="16"/>
134+
</comp>
135+
<comp lib="3" loc="(210,240)" name="Adder">
136+
<a name="width" val="16"/>
137+
</comp>
138+
<comp lib="2" loc="(260,150)" name="Multiplexer">
139+
<a name="width" val="16"/>
140+
</comp>
141+
</circuit>
142+
</project>

‎7BitRegister.circ

Lines changed: 105 additions & 0 deletions
Original file line numberDiff line numberDiff line change
@@ -0,0 +1,105 @@
1+
<?xml version="1.0" encoding="UTF-8" standalone="no"?>
2+
<project source="2.7.1" version="1.0">
3+
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
4+
5+
<lib desc="#Wiring" name="0">
6+
<tool name="Splitter">
7+
<a name="facing" val="north"/>
8+
<a name="fanout" val="7"/>
9+
<a name="incoming" val="7"/>
10+
<a name="appear" val="center"/>
11+
</tool>
12+
</lib>
13+
<lib desc="#Gates" name="1"/>
14+
<lib desc="#Plexers" name="2"/>
15+
<lib desc="#Arithmetic" name="3"/>
16+
<lib desc="#Memory" name="4">
17+
<tool name="Register">
18+
<a name="width" val="7"/>
19+
</tool>
20+
</lib>
21+
<lib desc="#I/O" name="5"/>
22+
<lib desc="#Base" name="6">
23+
<tool name="Text Tool">
24+
<a name="text" val=""/>
25+
<a name="font" val="SansSerif plain 12"/>
26+
<a name="halign" val="center"/>
27+
<a name="valign" val="base"/>
28+
</tool>
29+
</lib>
30+
<main name="main"/>
31+
<options>
32+
<a name="gateUndefined" val="ignore"/>
33+
<a name="simlimit" val="1000"/>
34+
<a name="simrand" val="0"/>
35+
</options>
36+
<mappings>
37+
<tool lib="6" map="Button2" name="Menu Tool"/>
38+
<tool lib="6" map="Button3" name="Menu Tool"/>
39+
<tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
40+
</mappings>
41+
<toolbar>
42+
<tool lib="6" name="Poke Tool"/>
43+
<tool lib="6" name="Edit Tool"/>
44+
<tool lib="6" name="Text Tool">
45+
<a name="text" val=""/>
46+
<a name="font" val="SansSerif plain 12"/>
47+
<a name="halign" val="center"/>
48+
<a name="valign" val="base"/>
49+
</tool>
50+
<sep/>
51+
<tool lib="0" name="Pin">
52+
<a name="facing" val="north"/>
53+
<a name="tristate" val="false"/>
54+
</tool>
55+
<tool lib="0" name="Pin">
56+
<a name="facing" val="west"/>
57+
<a name="output" val="true"/>
58+
<a name="labelloc" val="east"/>
59+
</tool>
60+
<tool lib="1" name="NOT Gate"/>
61+
<tool lib="1" name="AND Gate"/>
62+
<tool lib="1" name="OR Gate"/>
63+
</toolbar>
64+
<circuit name="main">
65+
<a name="circuit" val="main"/>
66+
<a name="clabel" val=""/>
67+
<a name="clabelup" val="east"/>
68+
<a name="clabelfont" val="SansSerif plain 12"/>
69+
<wire from="(430,160)" to="(440,160)"/>
70+
<wire from="(430,160)" to="(430,260)"/>
71+
<wire from="(450,170)" to="(450,300)"/>
72+
<wire from="(360,150)" to="(440,150)"/>
73+
<wire from="(470,150)" to="(570,150)"/>
74+
<wire from="(460,170)" to="(460,260)"/>
75+
<comp lib="0" loc="(360,150)" name="Pin">
76+
<a name="width" val="7"/>
77+
<a name="tristate" val="false"/>
78+
</comp>
79+
<comp lib="4" loc="(470,150)" name="Register">
80+
<a name="width" val="7"/>
81+
</comp>
82+
<comp lib="0" loc="(450,300)" name="Pin">
83+
<a name="facing" val="north"/>
84+
<a name="tristate" val="false"/>
85+
<a name="label" val="clk"/>
86+
</comp>
87+
<comp lib="0" loc="(570,150)" name="Pin">
88+
<a name="facing" val="west"/>
89+
<a name="output" val="true"/>
90+
<a name="width" val="7"/>
91+
<a name="tristate" val="false"/>
92+
</comp>
93+
<comp lib="0" loc="(460,260)" name="Pin">
94+
<a name="facing" val="north"/>
95+
<a name="tristate" val="false"/>
96+
<a name="label" val="clr"/>
97+
<a name="labelloc" val="east"/>
98+
</comp>
99+
<comp lib="0" loc="(430,260)" name="Pin">
100+
<a name="facing" val="north"/>
101+
<a name="tristate" val="false"/>
102+
<a name="label" val="ld"/>
103+
</comp>
104+
</circuit>
105+
</project>

0 commit comments

Comments
 (0)