Skip to content

Latest commit

 

History

History
20 lines (12 loc) · 422 Bytes

README.md

File metadata and controls

20 lines (12 loc) · 422 Bytes

编译工程

cd fpga_vu13p
make program

原理

  • QSPI端口的输入一定都有时钟, 以此作为时钟源驱动UART发生器
  • 每个pin引脚都按串口协议输出自己的引脚信息。

测试

  • 如果有测试点,用串口的RX端口接触测试点即可知道引脚信息 (接收速率115200)
  • 像DDR没有测试点,则需要把芯片拆下, 用串口接收器点pad

Enjoy