Setup Básico Con Digilent Nexys Video

Síntesis de RTL con Vivado

• Crear un "Block Design" de Vivado.
• Importar Constraints, si se desea agregar RTL (Prefiera activar copiar el .xdc dentro del proyecto).
• Agregar un "Microblaze" (CPU principal).
• Configurar el CPU principal
  • Ejecutar "Run block Automation". Esto configurara la memoria DRAM y el reloj.
  • Especificar el tipo de CPU que se desea sintetizar. Para linux, se recomienda Application, para otros puede Utilizarse "Microcontroller". También puede especificarse memoria local. Podría ser necesaria en caso de necesitar maniobrar con el bootloader antes de que la memoria DRAM se inicialice. Como no hay reloj, especificar New clocking Wizard. Cerrar la ventana con OK. Esto tardará algunos instantes mientras agrega los bloques de interconexión necesarios.
• Configurar El reloj: Doble clic sobre el el bloque Clock Wizard.
  • Ir a la seccion "Board".
    • Asegurarse que esté seleccionado sys_clk en CLK_IN1 y reset en EXT_RESET_IN.
  • Ir a la seccion "Output Clocks".
    • Habilitar clk_out2 y darle una frecuencia de 200 Mhz. Esta será la frecuencia de la DRAM.
    • Seleccionar clk_out3 y darle una frecuencia de 125 Mhz. Esta sería la frecuencia del IP MAC de la Red Ethernet. Habilítela sólo si agrega el IP de Ethernet.
    • Cambiar la polaridad del Reset a "Active Low".. Cerrar la ventana con OK. Esto tardará algunos instantes.
• Configurar las líneas de Interrupción. El controlador de interrupciones recibe líneas de interrupción como un vector lógico, pero los dispositivos tienen salidas de interrupción de tipo bit, por lo tanto debe usarse un bloque concat para cambiar el tipo:
  • Hacer doble clic en el bloque concat
  • Cambiar la cantidad de líneas de 2 a las que sean necesarias . Cerrar la ventana con OK. Esto tardará algunos instantes.
• Agregar y Configurar IP's
  • Agregar "AXI QUAD SPI" "AXI Timer" "AXI UART16550", "AXI GPIO" y "MIG 7".
  • Configurar bloque "MIG 7" Seleccionando "Run Block Automation" . Cerrar la ventana con OK. Esto tardará algunos instantes. . Se produce un error relacionado con las interfaces de la tarjeta. Este error no tiene mayores consecuencias y puede ser ignorado con seguridad.
  • Seleccionar en el Pop-up "Run Connection automation". Esto conectará el bus de sistema de los IP's agregados.. Se deben seleccionar todos menos microblaze_0 (Ya se ha coenctado). Cerrar la ventana con OK.
  • Cambiar el reloj de la memoria DRAM al clk_out2. Observe que el reloj del controlador de memoria es el mismo que el de el bus del sistema. Si se deja en estas condiciones, se estará desaprovechando la velocidad de la memoria
    • Desconectar el pin sys_clk_i (Botón derecho, "Disconnect Pin")
    • Conectar sys_clk_i con clk_out2 .
  • Conectar la memoria DRAM al controlador seleccionando el pin DDR3, botón derecho y seleccionando "Make External"
  • Habilitar las interrupciones del bloque "AXI GPIO"
  • De la pestaña board, conectar "QSPI Flash", "5 Pushbuttons" y "8 leds"
  • Conectar al bloque concat las interrupciones de los IP's que se agregaron

Opcionales

• Agregar BRAM

  • Agregar el bloque BRAM Controller.
  • Agregar el bloque Block Memory Generator. Pueden configurarse las caracteristicas de la BRAM, como la cantidad de puertos, el ancho y la capacidad máxima.

• Crear Wrapper de HDL(botón derecho sobre el diseño de bloques (el archivo .bd, en la pestaña Sources). (Esto encapsula el diseño y lo hace referenciable por el simulador y el sintetizador).

• Generar bitstream (Esto podria tardar hasta una hora)
• Exportar Hardware, incluyendo el bitstream

Aplicaciones Baremetal Con Xilinx Vitis

Después de exportar el hardware, Abrir Xilinx Vitis. Al ser similar a Eclipse creará un Workspace. Los archivos de código fuente y del proyecto quedarán guardados en este entorno protegido, mientras se desarrolla la aplicación.

• Crear una aplicación Baremetal

• Ir a "File"->"Project"->"Application"

• Darle un nombre al proyecto. No ponerle espacios al nombre.

• Selecionar la plataforma del proyecto. Puede seleccionarse una plataforma existente (Lamentablemente está buggy no ocupar) o crear una nueva.

• Al presionar Next, debe seleccionarse que método será usado para generar la plataforma.

Seleccionar "Create new platform from Hardware (XSA)". La ventana tiene un campo donde se listan plataformas recientes disponibles en los ejemplos o bien dentro del Workspace. Seleccionar "Create new platform from Hardware (XSA)".Si se necesita importar una plataforma de elaboración propia (el presente caso), debe hacer clic en "+" y seleccionar la carpeta donde se encuentra el archivo .xsa que se generó al exportar hardware con Vivado. presionar Next, después de seleccionar la plataforma recién agregada.

• Ahora debe seleccionarse el Domain de la plataforma. En este caso, en cada campo debe seleccionarse "Microblaze_0"(Podría haber más de un procesador independiente dentro del sistema que se ha importado), "Standalone" y "C".
• Al presionar Next, debe seleccionarse un Template para este caso, se seleccionará "Hello World".
• Al presionar Next quedará disponible el entorno de vitis

En el arbol o Explorer, pueden verse los directorios del proyecto.

• Release y Debug son los objetivos convencionales de construcción. Release por lo general optimizará el ejecutable y no incluirá ni símbolos ni información de depuración. Debug incluirá información de depuración y omitirá algunas optimizaciones. Pueden personalizarse los objetivos si se edita el archivo "Makefile" dentro de los directorios.
• src Contiene el codigo fuente del ejecutable que se va a construir. Un proyecto Baremetal mínimo necesita de la inicialización de plataforma "platform.c" y de un codigo fuente .c que tenga el procedimiento main. Si desea aceder a un código fuente referenciado (por ejemplo #include <algunarchivo.h>), puede seguir como si fuera un enlace, el nombre del archivo presionando Ctrl. El script de enlazado "ldscript.ld" contiene la configuración de la estructura del ejecutable .elf. Vitis tiene un parser que permite editarlo de manera gráfica.

Configurando parámetros de plataforma

Como el proyecto solo tiene referenciado el terminal, solo habrá como parámetro configurable, la velocidad de transferencia del UART. En "platform.c", debe especirficarse en la (línea 49) la velocidad deseada. Esta es la velocidad que se deberá configurar en el terminal más tarde.

Configurando estructura del ejecutable

Al seleccionar "ldscript.ld" del árbol aparecerá en la sección principal la configuración del ejecutable .

• "Available Memory Regions": Lista las regiones de memoria disponibles. En este caso se habían creado 2 regiones de memoria, la memoria local y la memoria "Empotrada" en el FPGA.
• "Stack and Heap Sizes": Controla el tamaño de tales regiones. El "Stack" almacena las direcciones y las Flags de retorno de las llamadas, por lo tanto, un programa más complejo, requerirá mas "Stack". "Heap" es una estructura de datos tipo montículo que se usa para asignar memoria dinámicamente. Un programa que genere estructuras de datos que crecen con el paso de la ejecución requerirá más "Heap". Los campos permiten establecer el tamaño de ambas secciones. Si es que no se compartirá la memoria con nada más, se recomienda ocuparla completamente. Una buena medida es darle al Stack el 25% o el 50% del total y el resto para el montículo.
• "Section to Memory Region Mapping": Debido a que la inicialización del sistema viene incorporada en la misma aplicación, no es posible cargar el ejecutable directo en la DRAM, porque no existirá a la hora de extraer el contenido de la Flash, o Grabar el bitstream por lo tanto, todas las secciones del ejecutable excepto "Heap" y "Stack" deberán mapearse a la memoria BRAM interna. "Heap" y "Stack" deberían mapearse a la memoria DRAM (mig_7series_0_memaddr) si se desea tener máxima capacidad.

Editando el código fuente

En este caso "helloworld.c" es el archivo con el procedimiento main. Todo lo que se desea que el programa haga en su cuerpo principal debería ser agregado aquí. Nótese que al final hay una llamada a cleanup_platform() definida en "platform.c". Si se desean agregar más acciones, deben editarse ahí.

Generando Ejecutable

Al presionar "build" (el martillo) se construye la aplicación y el entorno, completos, según el objetivo que se haya establecido. Al lado del ícono, aparece una flecha, donde se puede seleccionar el objetivo de compilación ("Debug", "Release" u otro que se haya creado).

Generando Imagen

Del menú "Xilinx" debe seleccionarse "Program FPGA". Luego debe adjuntarse a la imagen, la aplicación recién compilada, en el procesador que aparece. Nótese que podría haber más de un procesador, y que en realidad este depende de la plataforma importada y no de la aplicación. Luego de eso debe presionarse Generate. Esto tomará unos instantes.

Flasheando Imagen

Del menú "Xilinx" debe seleccionarse "Program Flash". Asegurarse que la tarjeta de desarrollo esté encendida.

• Debe seleccionarse la imagen para grabar. Usando Search aparecerá la siguiente ventana. Seleccionar "download.bit", que es la imagen que se acaba de generar con el bitstream y la aplicación incluida.
• Especificar modelo de flash donde se grabará. Esta normalmente sale en el manual de referencia de la tarjeta. En este caso debe seleccionarse s25fl256xxxxxx0 (Fabricada por Spansion).
• Presionar Program. Esto tardará bastante tiempo. Asegurarse de que no se interrumpirá el suministro de energía de la placa. De interrumpirse, podría "Regrabarse" la memoria cambiando la configuración de los jumpers a otra que no haga al FPGA arrancar con la memoria SPI.

Problemas Conocidos

• La "actualización" de plataformas no es capaz de encontrar el bitstream exportado por Vivado, asi que cada vez que se altere la plataforma, debe recrearse nuevamente. Esto rompe parte de la característica de portabilidad Automática.
• Cuando se crea primero una plataforma y después la aplicación, con el Workspace vacío, el mago generador de aplicaciones no puede encontrar la definición de plataforma ya creada y queda incompleta y no puede terminarse, o bien, debe seleccionarse una de las incluidas en Vitis y luego reasignar la plataforma manualmente (Cuidado con las inicializaciones, porque si fueron modificadas por el programador, serán totalmente incompatibles).
• Pese a que los archivos de Digilent incluyen información sobre los dispositivos de la placa, hay que especificar la Flash SPI a mano.