-
Notifications
You must be signed in to change notification settings - Fork 1.6k
Commit
This commit does not belong to any branch on this repository, and may belong to a fork outside of the repository.
bindings/ocaml: regenerate constants
- Loading branch information
Showing
22 changed files
with
13,697 additions
and
5,150 deletions.
There are no files selected for viewing
Large diffs are not rendered by default.
Oops, something went wrong.
This file contains bidirectional Unicode text that may be interpreted or compiled differently than what appears below. To review, open the file in an editor that reveals hidden Unicode characters.
Learn more about bidirectional Unicode characters
| Original file line number | Diff line number | Diff line change |
|---|---|---|
| @@ -0,0 +1,241 @@ | ||
| (* For Capstone Engine. AUTO-GENERATED FILE, DO NOT EDIT [alpha_const.ml] *) | ||
| let _CS_OP_INVALID, _CS_OP_REG, _CS_OP_IMM, _CS_OP_FP, _CS_OP_PRED, _CS_OP_SPECIAL, _CS_OP_MEM, _CS_OP_MEM_REG, _CS_OP_MEM_IMM = Capstone.(_CS_OP_INVALID, _CS_OP_REG, _CS_OP_IMM, _CS_OP_FP, _CS_OP_PRED, _CS_OP_SPECIAL, _CS_OP_MEM, _CS_OP_MEM_REG, _CS_OP_MEM_IMM) | ||
|
|
||
| (* Operand type for instruction's operands *) | ||
| let _ALPHA_OP_INVALID = _CS_OP_INVALID;; | ||
| let _ALPHA_OP_REG = _CS_OP_REG;; | ||
| let _ALPHA_OP_IMM = _CS_OP_IMM;; | ||
|
|
||
| (* Alpha registers *) | ||
|
|
||
| let _Alpha_REG_INVALID = 0;; | ||
| let _Alpha_REG_F0 = 1;; | ||
| let _Alpha_REG_F1 = 2;; | ||
| let _Alpha_REG_F2 = 3;; | ||
| let _Alpha_REG_F3 = 4;; | ||
| let _Alpha_REG_F4 = 5;; | ||
| let _Alpha_REG_F5 = 6;; | ||
| let _Alpha_REG_F6 = 7;; | ||
| let _Alpha_REG_F7 = 8;; | ||
| let _Alpha_REG_F8 = 9;; | ||
| let _Alpha_REG_F9 = 10;; | ||
| let _Alpha_REG_F10 = 11;; | ||
| let _Alpha_REG_F11 = 12;; | ||
| let _Alpha_REG_F12 = 13;; | ||
| let _Alpha_REG_F13 = 14;; | ||
| let _Alpha_REG_F14 = 15;; | ||
| let _Alpha_REG_F15 = 16;; | ||
| let _Alpha_REG_F16 = 17;; | ||
| let _Alpha_REG_F17 = 18;; | ||
| let _Alpha_REG_F18 = 19;; | ||
| let _Alpha_REG_F19 = 20;; | ||
| let _Alpha_REG_F20 = 21;; | ||
| let _Alpha_REG_F21 = 22;; | ||
| let _Alpha_REG_F22 = 23;; | ||
| let _Alpha_REG_F23 = 24;; | ||
| let _Alpha_REG_F24 = 25;; | ||
| let _Alpha_REG_F25 = 26;; | ||
| let _Alpha_REG_F26 = 27;; | ||
| let _Alpha_REG_F27 = 28;; | ||
| let _Alpha_REG_F28 = 29;; | ||
| let _Alpha_REG_F29 = 30;; | ||
| let _Alpha_REG_F30 = 31;; | ||
| let _Alpha_REG_F31 = 32;; | ||
| let _Alpha_REG_R0 = 33;; | ||
| let _Alpha_REG_R1 = 34;; | ||
| let _Alpha_REG_R2 = 35;; | ||
| let _Alpha_REG_R3 = 36;; | ||
| let _Alpha_REG_R4 = 37;; | ||
| let _Alpha_REG_R5 = 38;; | ||
| let _Alpha_REG_R6 = 39;; | ||
| let _Alpha_REG_R7 = 40;; | ||
| let _Alpha_REG_R8 = 41;; | ||
| let _Alpha_REG_R9 = 42;; | ||
| let _Alpha_REG_R10 = 43;; | ||
| let _Alpha_REG_R11 = 44;; | ||
| let _Alpha_REG_R12 = 45;; | ||
| let _Alpha_REG_R13 = 46;; | ||
| let _Alpha_REG_R14 = 47;; | ||
| let _Alpha_REG_R15 = 48;; | ||
| let _Alpha_REG_R16 = 49;; | ||
| let _Alpha_REG_R17 = 50;; | ||
| let _Alpha_REG_R18 = 51;; | ||
| let _Alpha_REG_R19 = 52;; | ||
| let _Alpha_REG_R20 = 53;; | ||
| let _Alpha_REG_R21 = 54;; | ||
| let _Alpha_REG_R22 = 55;; | ||
| let _Alpha_REG_R23 = 56;; | ||
| let _Alpha_REG_R24 = 57;; | ||
| let _Alpha_REG_R25 = 58;; | ||
| let _Alpha_REG_R26 = 59;; | ||
| let _Alpha_REG_R27 = 60;; | ||
| let _Alpha_REG_R28 = 61;; | ||
| let _Alpha_REG_R29 = 62;; | ||
| let _Alpha_REG_R30 = 63;; | ||
| let _Alpha_REG_R31 = 64;; | ||
| let _Alpha_REG_ENDING = 65;; | ||
|
|
||
| (* Alpha instruction *) | ||
|
|
||
| let _Alpha_INS_INVALID = 0;; | ||
| let _Alpha_INS_ADDL = 1;; | ||
| let _Alpha_INS_ADDQ = 2;; | ||
| let _Alpha_INS_ADDSsSU = 3;; | ||
| let _Alpha_INS_ADDTsSU = 4;; | ||
| let _Alpha_INS_AND = 5;; | ||
| let _Alpha_INS_BEQ = 6;; | ||
| let _Alpha_INS_BGE = 7;; | ||
| let _Alpha_INS_BGT = 8;; | ||
| let _Alpha_INS_BIC = 9;; | ||
| let _Alpha_INS_BIS = 10;; | ||
| let _Alpha_INS_BLBC = 11;; | ||
| let _Alpha_INS_BLBS = 12;; | ||
| let _Alpha_INS_BLE = 13;; | ||
| let _Alpha_INS_BLT = 14;; | ||
| let _Alpha_INS_BNE = 15;; | ||
| let _Alpha_INS_BR = 16;; | ||
| let _Alpha_INS_BSR = 17;; | ||
| let _Alpha_INS_CMOVEQ = 18;; | ||
| let _Alpha_INS_CMOVGE = 19;; | ||
| let _Alpha_INS_CMOVGT = 20;; | ||
| let _Alpha_INS_CMOVLBC = 21;; | ||
| let _Alpha_INS_CMOVLBS = 22;; | ||
| let _Alpha_INS_CMOVLE = 23;; | ||
| let _Alpha_INS_CMOVLT = 24;; | ||
| let _Alpha_INS_CMOVNE = 25;; | ||
| let _Alpha_INS_CMPBGE = 26;; | ||
| let _Alpha_INS_CMPEQ = 27;; | ||
| let _Alpha_INS_CMPLE = 28;; | ||
| let _Alpha_INS_CMPLT = 29;; | ||
| let _Alpha_INS_CMPTEQsSU = 30;; | ||
| let _Alpha_INS_CMPTLEsSU = 31;; | ||
| let _Alpha_INS_CMPTLTsSU = 32;; | ||
| let _Alpha_INS_CMPTUNsSU = 33;; | ||
| let _Alpha_INS_CMPULE = 34;; | ||
| let _Alpha_INS_CMPULT = 35;; | ||
| let _Alpha_INS_COND_BRANCH = 36;; | ||
| let _Alpha_INS_CPYSE = 37;; | ||
| let _Alpha_INS_CPYSN = 38;; | ||
| let _Alpha_INS_CPYS = 39;; | ||
| let _Alpha_INS_CTLZ = 40;; | ||
| let _Alpha_INS_CTPOP = 41;; | ||
| let _Alpha_INS_CTTZ = 42;; | ||
| let _Alpha_INS_CVTQSsSUI = 43;; | ||
| let _Alpha_INS_CVTQTsSUI = 44;; | ||
| let _Alpha_INS_CVTSTsS = 45;; | ||
| let _Alpha_INS_CVTTQsSVC = 46;; | ||
| let _Alpha_INS_CVTTSsSUI = 47;; | ||
| let _Alpha_INS_DIVSsSU = 48;; | ||
| let _Alpha_INS_DIVTsSU = 49;; | ||
| let _Alpha_INS_ECB = 50;; | ||
| let _Alpha_INS_EQV = 51;; | ||
| let _Alpha_INS_EXCB = 52;; | ||
| let _Alpha_INS_EXTBL = 53;; | ||
| let _Alpha_INS_EXTLH = 54;; | ||
| let _Alpha_INS_EXTLL = 55;; | ||
| let _Alpha_INS_EXTQH = 56;; | ||
| let _Alpha_INS_EXTQL = 57;; | ||
| let _Alpha_INS_EXTWH = 58;; | ||
| let _Alpha_INS_EXTWL = 59;; | ||
| let _Alpha_INS_FBEQ = 60;; | ||
| let _Alpha_INS_FBGE = 61;; | ||
| let _Alpha_INS_FBGT = 62;; | ||
| let _Alpha_INS_FBLE = 63;; | ||
| let _Alpha_INS_FBLT = 64;; | ||
| let _Alpha_INS_FBNE = 65;; | ||
| let _Alpha_INS_FCMOVEQ = 66;; | ||
| let _Alpha_INS_FCMOVGE = 67;; | ||
| let _Alpha_INS_FCMOVGT = 68;; | ||
| let _Alpha_INS_FCMOVLE = 69;; | ||
| let _Alpha_INS_FCMOVLT = 70;; | ||
| let _Alpha_INS_FCMOVNE = 71;; | ||
| let _Alpha_INS_FETCH = 72;; | ||
| let _Alpha_INS_FETCH_M = 73;; | ||
| let _Alpha_INS_FTOIS = 74;; | ||
| let _Alpha_INS_FTOIT = 75;; | ||
| let _Alpha_INS_INSBL = 76;; | ||
| let _Alpha_INS_INSLH = 77;; | ||
| let _Alpha_INS_INSLL = 78;; | ||
| let _Alpha_INS_INSQH = 79;; | ||
| let _Alpha_INS_INSQL = 80;; | ||
| let _Alpha_INS_INSWH = 81;; | ||
| let _Alpha_INS_INSWL = 82;; | ||
| let _Alpha_INS_ITOFS = 83;; | ||
| let _Alpha_INS_ITOFT = 84;; | ||
| let _Alpha_INS_JMP = 85;; | ||
| let _Alpha_INS_JSR = 86;; | ||
| let _Alpha_INS_JSR_COROUTINE = 87;; | ||
| let _Alpha_INS_LDA = 88;; | ||
| let _Alpha_INS_LDAH = 89;; | ||
| let _Alpha_INS_LDBU = 90;; | ||
| let _Alpha_INS_LDL = 91;; | ||
| let _Alpha_INS_LDL_L = 92;; | ||
| let _Alpha_INS_LDQ = 93;; | ||
| let _Alpha_INS_LDQ_L = 94;; | ||
| let _Alpha_INS_LDQ_U = 95;; | ||
| let _Alpha_INS_LDS = 96;; | ||
| let _Alpha_INS_LDT = 97;; | ||
| let _Alpha_INS_LDWU = 98;; | ||
| let _Alpha_INS_MB = 99;; | ||
| let _Alpha_INS_MSKBL = 100;; | ||
| let _Alpha_INS_MSKLH = 101;; | ||
| let _Alpha_INS_MSKLL = 102;; | ||
| let _Alpha_INS_MSKQH = 103;; | ||
| let _Alpha_INS_MSKQL = 104;; | ||
| let _Alpha_INS_MSKWH = 105;; | ||
| let _Alpha_INS_MSKWL = 106;; | ||
| let _Alpha_INS_MULL = 107;; | ||
| let _Alpha_INS_MULQ = 108;; | ||
| let _Alpha_INS_MULSsSU = 109;; | ||
| let _Alpha_INS_MULTsSU = 110;; | ||
| let _Alpha_INS_ORNOT = 111;; | ||
| let _Alpha_INS_RC = 112;; | ||
| let _Alpha_INS_RET = 113;; | ||
| let _Alpha_INS_RPCC = 114;; | ||
| let _Alpha_INS_RS = 115;; | ||
| let _Alpha_INS_S4ADDL = 116;; | ||
| let _Alpha_INS_S4ADDQ = 117;; | ||
| let _Alpha_INS_S4SUBL = 118;; | ||
| let _Alpha_INS_S4SUBQ = 119;; | ||
| let _Alpha_INS_S8ADDL = 120;; | ||
| let _Alpha_INS_S8ADDQ = 121;; | ||
| let _Alpha_INS_S8SUBL = 122;; | ||
| let _Alpha_INS_S8SUBQ = 123;; | ||
| let _Alpha_INS_SEXTB = 124;; | ||
| let _Alpha_INS_SEXTW = 125;; | ||
| let _Alpha_INS_SLL = 126;; | ||
| let _Alpha_INS_SQRTSsSU = 127;; | ||
| let _Alpha_INS_SQRTTsSU = 128;; | ||
| let _Alpha_INS_SRA = 129;; | ||
| let _Alpha_INS_SRL = 130;; | ||
| let _Alpha_INS_STB = 131;; | ||
| let _Alpha_INS_STL = 132;; | ||
| let _Alpha_INS_STL_C = 133;; | ||
| let _Alpha_INS_STQ = 134;; | ||
| let _Alpha_INS_STQ_C = 135;; | ||
| let _Alpha_INS_STQ_U = 136;; | ||
| let _Alpha_INS_STS = 137;; | ||
| let _Alpha_INS_STT = 138;; | ||
| let _Alpha_INS_STW = 139;; | ||
| let _Alpha_INS_SUBL = 140;; | ||
| let _Alpha_INS_SUBQ = 141;; | ||
| let _Alpha_INS_SUBSsSU = 142;; | ||
| let _Alpha_INS_SUBTsSU = 143;; | ||
| let _Alpha_INS_TRAPB = 144;; | ||
| let _Alpha_INS_UMULH = 145;; | ||
| let _Alpha_INS_WH64 = 146;; | ||
| let _Alpha_INS_WH64EN = 147;; | ||
| let _Alpha_INS_WMB = 148;; | ||
| let _Alpha_INS_XOR = 149;; | ||
| let _Alpha_INS_ZAPNOT = 150;; | ||
| let _ALPHA_INS_ENDING = 151;; | ||
|
|
||
| (* Group of Alpha instructions *) | ||
|
|
||
| let _Alpha_GRP_INVALID = 0;; | ||
|
|
||
| (* Generic groups *) | ||
| let _Alpha_GRP_CALL = 1;; | ||
| let _Alpha_GRP_JUMP = 2;; | ||
| let _Alpha_GRP_BRANCH_RELATIVE = 3;; | ||
| let _Alpha_GRP_ENDING = 4;; |
Oops, something went wrong.