Skip to content
New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

Sign up for GitHub

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

pre-commit: PR114996 #1647

Closed
wants to merge 2 commits into from
Closed

pre-commit: PR114996 #1647

Show file tree
Hide file tree
Changes from all commits
Commits
Show all changes
2 commits
Select commit Hold shift + click to select a range
38b9d8c
pre-commit: PR114996
dtcxzyw Nov 7, 2024
a1b379f
pre-commit: Update
github-actions[bot] Nov 7, 2024
File filter

Filter by extension

Filter by extension
Conversations
Failed to load comments.
Loading
Jump to
Jump to file
Failed to load files.
Loading
Diff view
Diff view
158 changes: 80 additions & 78 deletions bench/abc/optimized/bmcMaj.c.ll
View file
Open in desktop
Original file line number Diff line number Diff line change
Expand Up @@ -17733,9 +17733,9 @@ define void @Exa6_SortSims(ptr nocapture noundef readonly %0, ptr nocapture noun
%wide.trip.count = zext nneg i32 %.val to i64
br label %.lr.ph.preheader

.lr.ph.preheader: ; preds = %27, %.lr.ph43.preheader
%indvars.iv48 = phi i64 [ 0, %.lr.ph43.preheader ], [ %indvars.iv.next49, %27 ]
%indvars.iv = phi i64 [ 1, %.lr.ph43.preheader ], [ %indvars.iv.next, %27 ]
.lr.ph.preheader: ; preds = %28, %.lr.ph43.preheader
%indvars.iv48 = phi i64 [ 0, %.lr.ph43.preheader ], [ %indvars.iv.next49, %28 ]
%indvars.iv = phi i64 [ 1, %.lr.ph43.preheader ], [ %indvars.iv.next, %28 ]
%indvars.iv.next49 = add nuw nsw i64 %indvars.iv48, 1
%8 = trunc nuw nsw i64 %indvars.iv48 to i32
br label %.lr.ph
Expand All @@ -17745,7 +17745,7 @@ define void @Exa6_SortSims(ptr nocapture noundef readonly %0, ptr nocapture noun
%.03540 = phi i32 [ %8, %.lr.ph.preheader ], [ %spec.select, %.lr.ph ]
%9 = getelementptr inbounds i64, ptr %.val37, i64 %indvars.iv45
%10 = load i64, ptr %9, align 8
%11 = zext nneg i32 %.03540 to i64
%11 = sext i32 %.03540 to i64
%12 = getelementptr inbounds i64, ptr %.val37, i64 %11
%13 = load i64, ptr %12, align 8
%14 = icmp ult i64 %10, %13
Expand All @@ -17758,29 +17758,30 @@ define void @Exa6_SortSims(ptr nocapture noundef readonly %0, ptr nocapture noun
._crit_edge: ; preds = %.lr.ph
%16 = zext i32 %spec.select to i64
%17 = icmp eq i64 %indvars.iv48, %16
br i1 %17, label %27, label %18
br i1 %17, label %28, label %18

18: ; preds = %._crit_edge
%19 = getelementptr inbounds i64, ptr %.val37, i64 %indvars.iv48
%20 = load i64, ptr %19, align 8
%21 = getelementptr inbounds i64, ptr %.val37, i64 %16
%22 = load i64, ptr %21, align 8
store i64 %22, ptr %19, align 8
store i64 %20, ptr %21, align 8
%23 = getelementptr inbounds i64, ptr %.val38, i64 %indvars.iv48
%24 = load i64, ptr %23, align 8
%25 = getelementptr inbounds i64, ptr %.val38, i64 %16
%26 = load i64, ptr %25, align 8
store i64 %26, ptr %23, align 8
store i64 %24, ptr %25, align 8
br label %27
%21 = sext i32 %spec.select to i64
%22 = getelementptr inbounds i64, ptr %.val37, i64 %21
%23 = load i64, ptr %22, align 8
store i64 %23, ptr %19, align 8
store i64 %20, ptr %22, align 8
%24 = getelementptr inbounds i64, ptr %.val38, i64 %indvars.iv48
%25 = load i64, ptr %24, align 8
%26 = getelementptr inbounds i64, ptr %.val38, i64 %21
%27 = load i64, ptr %26, align 8
store i64 %27, ptr %24, align 8
store i64 %25, ptr %26, align 8
br label %28

27: ; preds = %._crit_edge, %18
28: ; preds = %._crit_edge, %18
%indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
%exitcond52.not = icmp eq i64 %indvars.iv.next49, %wide.trip.count51
br i1 %exitcond52.not, label %._crit_edge44, label %.lr.ph.preheader, !llvm.loop !268

._crit_edge44: ; preds = %27, %2
._crit_edge44: ; preds = %28, %2
ret void
}

Expand Down Expand Up @@ -24198,7 +24199,7 @@ define void @Exa_ManExactSynthesis6(ptr nocapture noundef readonly %0, ptr nound
store ptr null, ptr %4, align 8
%7 = call i32 @Exa6_ReadFile(ptr noundef %1, ptr noundef nonnull %3, ptr noundef nonnull %4, ptr noundef nonnull %5, ptr noundef nonnull %6)
%8 = icmp eq i32 %7, 0
br i1 %8, label %58, label %9
br i1 %8, label %59, label %9

9: ; preds = %2
%10 = load ptr, ptr %3, align 8
Expand All @@ -24218,9 +24219,9 @@ define void @Exa_ManExactSynthesis6(ptr nocapture noundef readonly %0, ptr nound
%wide.trip.count.i = zext nneg i32 %.val.i to i64
br label %.lr.ph.preheader.i

.lr.ph.preheader.i: ; preds = %36, %.lr.ph43.preheader.i
%indvars.iv48.i = phi i64 [ 0, %.lr.ph43.preheader.i ], [ %indvars.iv.next49.i, %36 ]
%indvars.iv.i = phi i64 [ 1, %.lr.ph43.preheader.i ], [ %indvars.iv.next.i, %36 ]
.lr.ph.preheader.i: ; preds = %37, %.lr.ph43.preheader.i
%indvars.iv48.i = phi i64 [ 0, %.lr.ph43.preheader.i ], [ %indvars.iv.next49.i, %37 ]
%indvars.iv.i = phi i64 [ 1, %.lr.ph43.preheader.i ], [ %indvars.iv.next.i, %37 ]
%17 = trunc nuw nsw i64 %indvars.iv48.i to i32
br label %.lr.ph.i

Expand All @@ -24229,7 +24230,7 @@ define void @Exa_ManExactSynthesis6(ptr nocapture noundef readonly %0, ptr nound
%.03540.i = phi i32 [ %17, %.lr.ph.preheader.i ], [ %spec.select.i, %.lr.ph.i ]
%18 = getelementptr inbounds i64, ptr %.val37.i, i64 %indvars.iv45.i
%19 = load i64, ptr %18, align 8
%20 = zext nneg i32 %.03540.i to i64
%20 = sext i32 %.03540.i to i64
%21 = getelementptr inbounds i64, ptr %.val37.i, i64 %20
%22 = load i64, ptr %21, align 8
%23 = icmp ult i64 %19, %22
Expand All @@ -24243,90 +24244,91 @@ define void @Exa_ManExactSynthesis6(ptr nocapture noundef readonly %0, ptr nound
%indvars.iv.next49.i = add nuw nsw i64 %indvars.iv48.i, 1
%25 = zext i32 %spec.select.i to i64
%26 = icmp eq i64 %indvars.iv48.i, %25
br i1 %26, label %36, label %27
br i1 %26, label %37, label %27

27: ; preds = %._crit_edge.i
%28 = getelementptr inbounds i64, ptr %.val37.i, i64 %indvars.iv48.i
%29 = load i64, ptr %28, align 8
%30 = getelementptr inbounds i64, ptr %.val37.i, i64 %25
%31 = load i64, ptr %30, align 8
store i64 %31, ptr %28, align 8
store i64 %29, ptr %30, align 8
%32 = getelementptr inbounds i64, ptr %.val38.i, i64 %indvars.iv48.i
%33 = load i64, ptr %32, align 8
%34 = getelementptr inbounds i64, ptr %.val38.i, i64 %25
%35 = load i64, ptr %34, align 8
store i64 %35, ptr %32, align 8
store i64 %33, ptr %34, align 8
br label %36
%30 = sext i32 %spec.select.i to i64
%31 = getelementptr inbounds i64, ptr %.val37.i, i64 %30
%32 = load i64, ptr %31, align 8
store i64 %32, ptr %28, align 8
store i64 %29, ptr %31, align 8
%33 = getelementptr inbounds i64, ptr %.val38.i, i64 %indvars.iv48.i
%34 = load i64, ptr %33, align 8
%35 = getelementptr inbounds i64, ptr %.val38.i, i64 %30
%36 = load i64, ptr %35, align 8
store i64 %36, ptr %33, align 8
store i64 %34, ptr %35, align 8
br label %37

36: ; preds = %27, %._crit_edge.i
37: ; preds = %27, %._crit_edge.i
%indvars.iv.next.i = add nuw nsw i64 %indvars.iv.i, 1
%exitcond52.not.i = icmp eq i64 %indvars.iv.next49.i, %wide.trip.count51.i
br i1 %exitcond52.not.i, label %Exa6_SortSims.exit, label %.lr.ph.preheader.i, !llvm.loop !268

Exa6_SortSims.exit: ; preds = %36, %9
%37 = load i32, ptr %5, align 4
%38 = load i32, ptr %6, align 4
%39 = getelementptr inbounds i8, ptr %0, i64 4
%40 = load i32, ptr %39, align 4
%41 = getelementptr inbounds i8, ptr %0, i64 24
%42 = load i32, ptr %41, align 8
%43 = getelementptr inbounds i8, ptr %0, i64 64
%44 = load i32, ptr %43, align 8
%45 = call ptr @Exa_ManExactSynthesis6Int(ptr noundef %10, ptr noundef %11, i32 noundef %7, i32 noundef %37, i32 noundef %38, i32 noundef %40, i32 noundef %42, i32 noundef %44)
%46 = icmp eq ptr %10, null
br i1 %46, label %Vec_WrdFreeP.exit, label %47

47: ; preds = %Exa6_SortSims.exit
%48 = load ptr, ptr %12, align 8
%.not.i = icmp eq ptr %48, null
br i1 %.not.i, label %.thread.i, label %49
Exa6_SortSims.exit: ; preds = %37, %9
%38 = load i32, ptr %5, align 4
%39 = load i32, ptr %6, align 4
%40 = getelementptr inbounds i8, ptr %0, i64 4
%41 = load i32, ptr %40, align 4
%42 = getelementptr inbounds i8, ptr %0, i64 24
%43 = load i32, ptr %42, align 8
%44 = getelementptr inbounds i8, ptr %0, i64 64
%45 = load i32, ptr %44, align 8
%46 = call ptr @Exa_ManExactSynthesis6Int(ptr noundef %10, ptr noundef %11, i32 noundef %7, i32 noundef %38, i32 noundef %39, i32 noundef %41, i32 noundef %43, i32 noundef %45)
%47 = icmp eq ptr %10, null
br i1 %47, label %Vec_WrdFreeP.exit, label %48

48: ; preds = %Exa6_SortSims.exit
%49 = load ptr, ptr %12, align 8
%.not.i = icmp eq ptr %49, null
br i1 %.not.i, label %.thread.i, label %50

49: ; preds = %47
call void @free(ptr noundef nonnull %48) #33
50: ; preds = %48
call void @free(ptr noundef nonnull %49) #33
br label %.thread.i

.thread.i: ; preds = %49, %47
.thread.i: ; preds = %50, %48
call void @free(ptr noundef nonnull %10) #33
br label %Vec_WrdFreeP.exit

Vec_WrdFreeP.exit: ; preds = %Exa6_SortSims.exit, %.thread.i
%50 = icmp eq ptr %11, null
br i1 %50, label %Vec_WrdFreeP.exit12, label %51
%51 = icmp eq ptr %11, null
br i1 %51, label %Vec_WrdFreeP.exit12, label %52

51: ; preds = %Vec_WrdFreeP.exit
%52 = load ptr, ptr %13, align 8
%.not.i8 = icmp eq ptr %52, null
br i1 %.not.i8, label %.thread.i11, label %53
52: ; preds = %Vec_WrdFreeP.exit
%53 = load ptr, ptr %13, align 8
%.not.i8 = icmp eq ptr %53, null
br i1 %.not.i8, label %.thread.i11, label %54

53: ; preds = %51
call void @free(ptr noundef nonnull %52) #33
54: ; preds = %52
call void @free(ptr noundef nonnull %53) #33
br label %.thread.i11

.thread.i11: ; preds = %53, %51
.thread.i11: ; preds = %54, %52
call void @free(ptr noundef nonnull %11) #33
br label %Vec_WrdFreeP.exit12

Vec_WrdFreeP.exit12: ; preds = %Vec_WrdFreeP.exit, %.thread.i11
%.not = icmp eq ptr %45, null
br i1 %.not, label %58, label %54
%.not = icmp eq ptr %46, null
br i1 %.not, label %59, label %55

54: ; preds = %Vec_WrdFreeP.exit12
%55 = getelementptr inbounds i8, ptr %45, i64 16
%56 = load ptr, ptr %55, align 8
%.not.i13 = icmp eq ptr %56, null
br i1 %.not.i13, label %Mini_AigStop.exit, label %57
55: ; preds = %Vec_WrdFreeP.exit12
%56 = getelementptr inbounds i8, ptr %46, i64 16
%57 = load ptr, ptr %56, align 8
%.not.i13 = icmp eq ptr %57, null
br i1 %.not.i13, label %Mini_AigStop.exit, label %58

57: ; preds = %54
call void @free(ptr noundef nonnull %56) #33
58: ; preds = %55
call void @free(ptr noundef nonnull %57) #33
br label %Mini_AigStop.exit

Mini_AigStop.exit: ; preds = %54, %57
call void @free(ptr noundef nonnull %45) #33
br label %58
Mini_AigStop.exit: ; preds = %55, %58
call void @free(ptr noundef nonnull %46) #33
br label %59

58: ; preds = %2, %Mini_AigStop.exit, %Vec_WrdFreeP.exit12
59: ; preds = %2, %Mini_AigStop.exit, %Vec_WrdFreeP.exit12
ret void
}

Expand Down
84 changes: 42 additions & 42 deletions bench/abc/optimized/dauDsd.c.ll
View file
Open in desktop
Original file line number Diff line number Diff line change
Expand Up @@ -184,7 +184,7 @@ define void @Dau_DsdPermute(ptr nocapture noundef %0) local_unnamed_addr #2 {
%2 = alloca [16 x i32], align 16
%3 = load i8, ptr %0, align 1
%.not9.i = icmp eq i8 %3, 0
br i1 %.not9.i, label %Dau_DsdFindVarNum.exit, label %.lr.ph.i
br i1 %.not9.i, label %.lr.ph.preheader.i, label %.lr.ph.i

.lr.ph.i: ; preds = %1, %.lr.ph.i
%4 = phi i8 [ %10, %.lr.ph.i ], [ %3, %1 ]
Expand All @@ -198,19 +198,19 @@ define void @Dau_DsdPermute(ptr nocapture noundef %0) local_unnamed_addr #2 {
%9 = getelementptr inbounds i8, ptr %5, i64 1
%10 = load i8, ptr %9, align 1
%.not.i = icmp eq i8 %10, 0
br i1 %.not.i, label %._crit_edge.loopexit.i, label %.lr.ph.i, !llvm.loop !6
br i1 %.not.i, label %Dau_DsdFindVarNum.exit, label %.lr.ph.i, !llvm.loop !6

._crit_edge.loopexit.i: ; preds = %.lr.ph.i
Dau_DsdFindVarNum.exit: ; preds = %.lr.ph.i
%11 = add nuw nsw i32 %.1.i, 1
br label %Dau_DsdFindVarNum.exit
br label %.lr.ph.preheader.i

Dau_DsdFindVarNum.exit: ; preds = %1, %._crit_edge.loopexit.i
%.0.lcssa.i = phi i32 [ 1, %1 ], [ %11, %._crit_edge.loopexit.i ]
%wide.trip.count.i = zext nneg i32 %.0.lcssa.i to i64
.lr.ph.preheader.i: ; preds = %Dau_DsdFindVarNum.exit, %1
%.0.lcssa.i14 = phi i32 [ %11, %Dau_DsdFindVarNum.exit ], [ 1, %1 ]
%wide.trip.count.i = zext nneg i32 %.0.lcssa.i14 to i64
br label %.lr.ph.i11

.lr.ph.i11: ; preds = %.lr.ph.i11, %Dau_DsdFindVarNum.exit
%indvars.iv.i = phi i64 [ 0, %Dau_DsdFindVarNum.exit ], [ %indvars.iv.next.i, %.lr.ph.i11 ]
.lr.ph.i11: ; preds = %.lr.ph.i11, %.lr.ph.preheader.i
%indvars.iv.i = phi i64 [ 0, %.lr.ph.preheader.i ], [ %indvars.iv.next.i, %.lr.ph.i11 ]
%12 = getelementptr inbounds i32, ptr %2, i64 %indvars.iv.i
%13 = trunc nuw nsw i64 %indvars.iv.i to i32
store i32 %13, ptr %12, align 4
Expand All @@ -221,7 +221,7 @@ Dau_DsdFindVarNum.exit: ; preds = %1, %._crit_edge.loo
.lr.ph21.i: ; preds = %.lr.ph.i11, %.lr.ph21.i
%indvars.iv23.i = phi i64 [ %indvars.iv.next24.i, %.lr.ph21.i ], [ 0, %.lr.ph.i11 ]
%14 = tail call i32 @rand() #25
%15 = srem i32 %14, %.0.lcssa.i
%15 = srem i32 %14, %.0.lcssa.i14
%16 = getelementptr inbounds i32, ptr %2, i64 %indvars.iv23.i
%17 = load i32, ptr %16, align 4
%18 = sext i32 %15 to i64
Expand All @@ -234,40 +234,40 @@ Dau_DsdFindVarNum.exit: ; preds = %1, %._crit_edge.loo
br i1 %exitcond27.not.i, label %Dau_DsdGenRandPerm.exit, label %.lr.ph21.i, !llvm.loop !8

Dau_DsdGenRandPerm.exit: ; preds = %.lr.ph21.i
%21 = load i8, ptr %0, align 1
%.not12 = icmp eq i8 %21, 0
br i1 %.not12, label %._crit_edge, label %.lr.ph
%.pre = load i8, ptr %0, align 1
%.not15 = icmp eq i8 %.pre, 0
br i1 %.not15, label %._crit_edge, label %.lr.ph

.lr.ph: ; preds = %Dau_DsdGenRandPerm.exit
%22 = add nuw nsw i32 %.0.lcssa.i, 97
br label %23

23: ; preds = %.lr.ph, %36
%24 = phi i8 [ %21, %.lr.ph ], [ %38, %36 ]
%25 = phi ptr [ %0, %.lr.ph ], [ %37, %36 ]
%26 = sext i8 %24 to i32
%27 = icmp sgt i8 %24, 96
%28 = icmp sgt i32 %22, %26
%or.cond = select i1 %27, i1 %28, i1 false
br i1 %or.cond, label %29, label %36

29: ; preds = %23
%30 = add nsw i32 %26, -97
%31 = zext nneg i32 %30 to i64
%32 = getelementptr inbounds [16 x i32], ptr %2, i64 0, i64 %31
%33 = load i32, ptr %32, align 4
%34 = trunc i32 %33 to i8
%35 = add i8 %34, 97
store i8 %35, ptr %25, align 1
br label %36
%21 = add nuw nsw i32 %.0.lcssa.i14, 97
br label %22

22: ; preds = %.lr.ph, %35
%23 = phi i8 [ %.pre, %.lr.ph ], [ %37, %35 ]
%24 = phi ptr [ %0, %.lr.ph ], [ %36, %35 ]
%25 = sext i8 %23 to i32
%26 = icmp sgt i8 %23, 96
%27 = icmp sgt i32 %21, %25
%or.cond = select i1 %26, i1 %27, i1 false
br i1 %or.cond, label %28, label %35

28: ; preds = %22
%29 = add nsw i32 %25, -97
%30 = zext nneg i32 %29 to i64
%31 = getelementptr inbounds [16 x i32], ptr %2, i64 0, i64 %30
%32 = load i32, ptr %31, align 4
%33 = trunc i32 %32 to i8
%34 = add i8 %33, 97
store i8 %34, ptr %24, align 1
br label %35

36: ; preds = %29, %23
%37 = getelementptr inbounds i8, ptr %25, i64 1
%38 = load i8, ptr %37, align 1
%.not = icmp eq i8 %38, 0
br i1 %.not, label %._crit_edge, label %23, !llvm.loop !9
35: ; preds = %28, %22
%36 = getelementptr inbounds i8, ptr %24, i64 1
%37 = load i8, ptr %36, align 1
%.not = icmp eq i8 %37, 0
br i1 %.not, label %._crit_edge, label %22, !llvm.loop !9

._crit_edge: ; preds = %36, %Dau_DsdGenRandPerm.exit
._crit_edge: ; preds = %35, %Dau_DsdGenRandPerm.exit
ret void
}

Expand Down Expand Up @@ -3259,7 +3259,7 @@ define i32 @Dau_DsdCheck1Step(ptr nocapture noundef readonly %0, ptr noundef %1,
%.03132.i = phi i32 [ %22, %.lr.ph.preheader.i ], [ %spec.select.i, %.lr.ph.i ]
%23 = getelementptr inbounds i32, ptr %7, i64 %indvars.iv38.i
%24 = load i32, ptr %23, align 4
%25 = zext nneg i32 %.03132.i to i64
%25 = sext i32 %.03132.i to i64
%26 = getelementptr inbounds i32, ptr %7, i64 %25
%27 = load i32, ptr %26, align 4
%28 = icmp slt i32 %24, %27
Expand All @@ -3273,7 +3273,7 @@ define i32 @Dau_DsdCheck1Step(ptr nocapture noundef readonly %0, ptr noundef %1,
%indvars.iv.next42.i = add nuw nsw i64 %indvars.iv41.i, 1
%30 = getelementptr inbounds i32, ptr %6, i64 %indvars.iv41.i
%31 = load i32, ptr %30, align 4
%32 = zext nneg i32 %spec.select.i to i64
%32 = sext i32 %spec.select.i to i64
%33 = getelementptr inbounds i32, ptr %6, i64 %32
%34 = load i32, ptr %33, align 4
store i32 %34, ptr %30, align 4
Expand Down
Loading