基于简单硬件和 DLIA 算法实现 LCR 表，主要特点是：
- 电路结构简单，超低成本；
- 激励信号幅度：0.25 Vrms；
- 激励信号频率：[1e0, 1e5] Hz，步进：0.01 Hz;
- 待测阻抗范围：[1e-3, 1e7] Ohm；
核心类似 SDR 中的数字下变频（数字正交解调）算法，准确的定义是 DLIA（Digital Lock-in amplifier，数字锁定放大器）；使用数字信号处理算法代替部分硬件电路，降低硬件复杂程度。
与主流方案的区别：
- PSD 电路，测量范围更大，当信号转换到数字域后，就无需再考虑噪声和失调；
- FFT、LMS算法，分辨率更高，调整滤波器带宽，可以获得更好信噪比；
测试截图：
板载调试器为 J-Link OB-STM32F072-CortexM / CMSIS-DAP 兼容设计，DFU 自举；
运放构成的自平衡电桥不适合工作在 100 kHz 以上频率，设计了数字平衡电桥结构，由两个 DDS 产生激励，检测不平衡电压/电流，控制激励信号幅度/相位，使桥路趋近平衡（减小误差）；同时采样 V(DUT) & I(DUT)，计算复阻抗；通过欠采样解决 ADC 采样率不够和计算量增大的问题，解决方案是欠采样（中频采样），设计了简单的采样保持器 (暂未验证)；设计通过 PWM（AF OD 模式）调整 I(FSADJSET) AD9834 输出幅度，通过抖动实现 16 bit 相位控制；
最后，发个还未验证的版本：ZLCR Plus Schematic